Formal Semantics and Proof Techniques for Optimizing VHDL Models

Name: Formal Semantics and Proof Techniques for Optimizing VHDL Models
Brand: Springer
SKU: 9780792383758
Price: 38542 HUF
Availability: InStock

Szerző: Kothanda Umamageswaran, Sheetanshu L. Pandey, Philip A. Wilsey

Nyelv:

Kötés: Kemény kötésű

Kiadó: Springer

Elérhetőség: Beszállítói készleten

Küldés 10-13 napon belül

38 542 Ft

Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifyi...

Információk a könyvről

Szerző

Kothanda Umamageswaran, Sheetanshu L. Pandey, Philip A. Wilsey

Nyelv

Angol

Kötés

Könyv - Kemény kötésű

Kiadva

1998

oldal

158

EAN

9780792383758

ISBN

0792383753

Enbook ID

01397588

Kiadó

Springer

Súly

970

Méretek

155 x 235 x 15

Teljes leírás

Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL.

Érdekelheti

Azok a vásárlók, akik ezt a könyvet megvásárolták, a következőket is megvásárolták

Leggyakrabban keresett

Categories

Authors

Publishers

Termékek

Termékek

Leggyakrabban keresett

Categories

Authors

Publishers

Termékek

Termékek

Formal Semantics and Proof Techniques for Optimizing VHDL Models

Információk a könyvről

Teljes leírás

Érdekelheti

Azok a vásárlók, akik ezt a könyvet megvásárolták, a következőket is megvásárolták