Formal Semantics and Proof Techniques for Optimizing VHDL Models

Name: Formal Semantics and Proof Techniques for Optimizing VHDL Models
Brand: Springer-Verlag New York Inc.
SKU: 9781461373315
Price: 38497 HUF
Availability: InStock

Szerző: Kothanda Umamageswaran, Sheetanshu L. Pandey, Philip A. Wilsey

Nyelv:

Kötés: Puha kötésű

Kiadó: Springer-Verlag New York Inc.

Elérhetőség: Beszállítói készleten

Küldés 5-8 napon belül

38 497 Ft

Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifyi...

Információk a könyvről

Szerző

Kothanda Umamageswaran, Sheetanshu L. Pandey, Philip A. Wilsey

Nyelv

Angol

Kötés

Könyv - Puha kötésű

Kiadva

1998

oldal

158

EAN

9781461373315

ISBN

146137331X

Enbook ID

06796876

Kiadó

Springer-Verlag New York Inc.

Súly

290

Méretek

155 x 235 x 11

Teljes leírás

Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL.

Érdekelheti

Azok a vásárlók, akik ezt a könyvet megvásárolták, a következőket is megvásárolták

Leggyakrabban keresett

Categories

Authors

Publishers

Termékek

Termékek

Leggyakrabban keresett

Categories

Authors

Publishers

Termékek

Termékek

Formal Semantics and Proof Techniques for Optimizing VHDL Models

Információk a könyvről

Teljes leírás

Érdekelheti

Azok a vásárlók, akik ezt a könyvet megvásárolták, a következőket is megvásárolták