Logic Synthesis and SOC Prototyping
RTL Design using VHDL
Szerző:
Vaibbhav Taraate
Elérhetőség:
Beszállítói készleten
Küldés 10-13 napon belül
37 770
Ft
This book describes RTL design, synthesis, and timing closure strategies for SOC blocks. It covers h...
